案例｜芯片封装热阻仿真筹备案例

1半导体芯片热痛点先容

半导体时间推拿尔定理的发展，集成电路的密度将越来越高，且尺寸越来越小。系数芯片使命时都会发烧，热量的蕴蓄必导致结点温度的升高，跟着结点温度升迁，半导体元器件性能将会下落，以至酿成毁伤。因此每个芯片厂家都会规则其半导元体器件的最大结点温度。

如今，在高速的集成电路中，芯片的功耗大，在当然条目下的散热已不成保证芯片的结点温度不出奇允许使命温度，因此就需要磋议芯片的散热问题。为了保证元器件的结温低于最大允许温度，经由封装进行的从 IC 本身到周围环境的灵验散热就至关蹙迫。

2案例纲领

本章以芯片封装为案例，施展何如哄骗Ansys Icepak筹备IC封装的Rja (芯片Die与空气间的热阻)、Rjb(芯片Die与电路板间的热阻)及Rjc (芯片Die与封装名义间的热阻)。

针对封装热阻而言，筹备遗弃于JEDEC(好意思国聚会电子开导工程协会)步调机箱内当然对流及强制队留住的热阻数据。部安分容参照了JEDEC测试系列的表准[JESD51]。Ansys Icepak为了仿JEDEC步调测试程序，系数竖立齐按JESD51竖立步调来野心与进行。

决策要点:

通过JEDEC步调仿真出芯片的Rja、Rjb及Rjc。导入芯片封装ECAD → Compact + ECAD (非采纳Icepak/JEDEC中Detail模子)

3JEDEC是什么？

JEDEC（Joint Electron Device Engineering Council）是一个鼓动半导体元器件范畴步调化的行业组织。半导体制造商以及电力电子范畴的从业者不可幸免地会波及到好多行业步调。当作大原则，岂论热关联的技俩还是其他技俩，其测试款式和条目等都要合乎行业步调。其原因显而易见：因为若是款式和条目各不不同，就无法比拟和判断犀利。

在JEDEC步调中，与“热”关联的步调主要有两个：

JESD51系列：包括IC等的封装的“热”关联的大大宗步调。JESD15系列：对仿真用的热阻模子进行步调化。

JESD51-2A中规则了热阻测试环境。以下是合乎JESD51-2A的热阻测试环境示例。

4热阻见解

热阻值可用于评估电子封装的散热效劳，是热传野心中一个额外蹙迫的参数，有助芯片的散热野心。热阻值相关界说如下：

热阻值一般常用R或θ暗示，其中Tj为接面位置的温度(Junction Temperature)；Tx为热传到某点位置的温度，举例环境温度(Ambient Temperature)；P 为输入的发烧功率。热阻大暗示热拦阻易传递，因此组件所产生的温度就比拟高。

由热阻不错判断及瞻望组件的发烧景况。电子系统居品野心时，为了瞻望及分析组件的温度，需要使用热阻值的数据，因而组件野心者则除了需提供细致散热野心居品，更需提供可靠的热阻数据供系统野心之用。

5JEDEC Board Size (芯片大于就是或小于27mm)

当Macro中的JEDEC竖立完成后，Icepak会自动把测试模子竖立出来，其中Board Size有两种可能。

当测试芯片尺寸小于27mm，Board Size=114.3mm*76.2mm当测试芯片尺寸大于/就是27mm，Board Size=114.3mm*101.6mm

JEDEC IC Thermal Resistance Test

6芯片封装Rja的仿真筹备

本案例IC封装尺寸取14.06mm×14.06mm×2.15mm (属于小于27mm的芯片)，焊球个数 = 272颗/环境温度20C/IC Die发烧功率=1.0W。

产生步调JEDEC测试腔体 (包含遗弃IC的Board)，组件内的材料参数已默许步调属性，不需另外竖立。

为了详备仿真芯片封装热组参数，竖立的热模子提议导入ECAD野心的封装模子。

为了详备仿真芯片封装热组参数，竖立的热模子提议导入ECAD野心的封装模子。

为了环境空间的准确性，网格数目竖立达450万；环境20C。

7恶果

凭据上头恶果，芯片封装Die的最高温度为53.26C，取得Rja如下：

Rjc及Rjb见解也如上有极为重叠之处，尤其尽头要凝视其于JEDEC中的模子程序。若您感兴味这方面的仿真款式与实务讲解，迎接来参预莎益博的培训课程，并与咱们辩论。

对于CYBERNETCYBERNET集团是日本先进的CAE时间处事公司，在中国建树莎益博工程系统开发（上海）有限公司，在中国上海、北京、深圳、成都等地建树办公室，为中邦土产货客户和跨国公司提供CAE时间处事，包括经由集成和多学科优化野心、光学野心和BSDF光学散射测量处事、科学筹备和系统级建模、Ansys 工业仿真器具，PTC 数字化转型处置决策，以及关联行业专科的时间扣问、时间处事与培训。